AUSBILDUNG

ACCELERATING FPGA AND DIGITAL ASIC DESIGN

Beschreibung

Die Umsetzung eines FPGA- oder ASIC Designs hängt nicht nur von der Kenntnis einer HDL Sprache ab. Neben der Kenntnis aller Sprachkonstrukte ist es aber auch wichtig, die Implementierung in geeigneter Weise zu strukturieren und Vor- und Nachteile unterschiedlicher Beschreibungen desselben Verhaltens zu kennen. Wenn man solche Vorgehensweisen konsequent nutzt, wird man viele Probleme, deren Ursachen zu finden und zu lösen viel Zeit kostet, vermeiden und somit schneller ans Ziel kommen. Es wird gezeigt, wie die Entwicklung optimiert und beschleunigt wird und außerdem noch die Qualität des Designs verbessert werden kann.

Schulungsthemen

  • Designarchitektur und –struktur
  • Clock Domain Crossing (CDC)
  • Codierung und generelles digitales Design
  • Design for Reuse
  • Erreichen der Timing Vorgaben
  • Qualitätssicherung


der trainer

Espen Tallaksen

ist der CEO und Gründer von EmLogic, dem neugegründeten unabhängigen Designcenter für Embedded Software. Emlogic wird sicher, wie zuvor auch das von ihm gegründete Bitvis, ein führendes nordisches Unternehmen in seinem Bereich sein. Er absolvierte 1987 die Universität von Glasgow (Schottland) und verfügt über 30 Jahre Erfahrung in der FPGA- und ASIC-Entwicklung bei Philips Semiconductors in der Schweiz und verschiedenen Unternehmen in Norwegen. Seit zwanzig Jahren hat Espen ein besonderes Interesse an der Entwicklung von Methoden und der pragmatischen Effizienz- und Qualitätsverbesserung.

Ein Ergebnis dieses Interesses ist die UVVM-Verifizierungsplattform, die weltweit die Nummer 1 unter den VHDL-Verifizierungsmethoden und –Bibliotheken, und unabhängig von HDL, die am schnellsten wachsende FPGA-Verifizierungsmethode ist.

Er hat international zahlreiche Präsentationen und Keynotes zu verschiedenen technischen Aspekten der FPGA-Entwicklung gehalten, darunter seit 2016 jedes Jahr viele praktische Tutorials und Präsentationen auf dem FPGA-Kongress. - alle mit einem vollen Publikum und großartigem Feedback. Außerdem gibt er weltweit Kurse zum effizienteren und qualitativ besseren Entwerfen und Überprüfen von FPGAs.

Voraussetzungen: Kenntnisse in FPGA Design oder digitales ASIC Design erforderlich I Dauer: 2 Tage I Sprache: Englisch I Preis: 1.250,00 EUR netto

Termine

  • 10. - 11. November 2021 | 9:00 – 17:00 Uhr | München | Deutschland

Auf Anfrage können weitere Optionen wie Live Online und Vor-Ort Trainings angeboten werden.

mehr Informationen Angebot anfordern

    Datenschutzerklärung*
    Ich habe die Datenschutzerklärung der TRIAS mikroelektronik GmbH zur Kenntnis genommen und stimme zu, dass meine Angaben und Daten zur Beantwortung meiner Anfrage elektronisch erhoben und gespeichert werden.

    Mit * gekennzeichnete Felder sind Pflichtfelder und müssen ausgefüllt werden.

      Datenschutzerklärung*
      Ich habe die Datenschutzerklärung der TRIAS mikroelektronik GmbH zur Kenntnis genommen und stimme zu, dass meine Angaben und Daten zur Beantwortung meiner Anfrage elektronisch erhoben und gespeichert werden.

      Mit * gekennzeichnete Felder sind Pflichtfelder und müssen ausgefüllt werden.