AUSBILDUNG

ACCELERATING FPGA AND DIGITAL ASIC DESIGN

Beschreibung

Die Umsetzung eines FPGA- oder ASIC Designs hängt nicht nur von der Kenntnis einer HDL Sprache ab. Neben der Kenntnis aller Sprachkonstrukte ist es aber auch wichtig, die Implementierung in geeigneter Weise zu strukturieren und Vor- und Nachteile unterschiedlicher Beschreibungen desselben Verhaltens zu kennen. Wenn man solche Vorgehensweisen konsequent nutzt, wird man viele Probleme, deren Ursachen zu finden und zu lösen viel Zeit kostet, vermeiden und somit schneller ans Ziel kommen. Es wird gezeigt, wie die Entwicklung optimiert und beschleunigt wird und außerdem noch die Qualität des Designs verbessert werden kann.

Schulungsthemen

  • Designarchitektur und –struktur
  • Clock Domain Crossing (CDC)
  • Codierung und generelles digitales Design
  • Design for Reuse
  • Erreichen der Timing Vorgaben
  • Qualitätssicherung

Voraussetzungen: Kenntnisse in FPGA Design oder digitales ASIC Design erforderlich I Dauer: 2 Tage I Sprache: Englisch I Preis: 1.250,00 EUR netto

Termine

  • 20. - 21.11.2019 | 9:00 – 17:00 Uhr | Stuttgart

Auf Anfrage können weitere Optionen wie Live Online und Vor-Ort Trainings angeboten werden.

mehr Informationen Angebot anfordern

Datenschutzerklärung*
Ich habe die Datenschutzerklärung der TRIAS mikroelektronik GmbH zur Kenntnis genommen und stimme zu, dass meine Angaben und Daten zur Beantwortung meiner Anfrage elektronisch erhoben und gespeichert werden.

Mit * gekennzeichnete Felder sind Pflichtfelder und müssen ausgefüllt werden.

Datenschutzerklärung*
Ich habe die Datenschutzerklärung der TRIAS mikroelektronik GmbH zur Kenntnis genommen und stimme zu, dass meine Angaben und Daten zur Beantwortung meiner Anfrage elektronisch erhoben und gespeichert werden.

Mit * gekennzeichnete Felder sind Pflichtfelder und müssen ausgefüllt werden.