Signalintegrität für Hardware Designer

Beschreibung

Dieser Workshop richtet sich an Entwickler, die High-Speed Schnittstellen zwischen Halbleiterkomponenten und komplexe Hochgeschwindigkeitsschaltungen auf Board-Ebene entwickeln wollen. Das Training ist für Entwickler geeignet, die nicht nur Schaltpläne entwerfen, sondern auch Layout und Systeme. Sie werden lernen zu beurteilen  wann die Signalintegrität wichtig und relevant wird, um z.B. die entsprechenden Abschlussverfahren („termination procedure“) auszuwählen. Signalreflexion und Übersprecheffekte werden beschrieben und durch Simulation nachgewiesen. Simulationsbeispiele werden außerdem für die gängigen Speicherschnittstellen demonstriert. Sie werden auch lernen wie High-Speed Bussysteme, einschließlich „Clock Design“, Last und Signalabschluss realisiert werden. Darüber hinaus sind die Energieverteilung und Kurzschlüsse im Design wichtige Themen.

Agenda @ Training 2 Tage

• Einführung in die Signalintegrität (SI)
• IC zu IC Timing
• IBIS-Modelle für die SI-Simulation
• Übertragungsleitungen
• Reflexionen
• Übersprechen
• SI Analyse auf Systemebene
• Power Integrität (PI)
• Board Layout Richtlinien
• SI Messverfahren

Optionaler Trainingstag I Training 3 Tage

Als optionales Trainingsmodul (zusätzlicher Trainingstag) bieten wir die Themen Signalintegritätsprobleme und Lösungen für High-Speed Speicherschnittstellen und serielle Transceiver Links an.

Voraussetzungen: Hardware Design Grundkenntnisse I Dauer: 2 oder 3 Tage I Sprache: Deutsch I wahlweise Englisch I Preis: 1.250,00 EUR netto @ 2-tägiges Training I 1.850,00 EUR netto @ 3-tägiges Training