TRIAS Training Center

Fortschritt durch Weiterbildung

  • 14. Dezember 2023

Bei immer komplexeren Designs wird es mit  herkömmlichen Methoden immer schwieriger, FPGAs effizient zu entwickeln und  zuverlässig zu testen, um Fehler in einem frühen Stadium der Entwicklung zu finden.

Aus diesem Grunde ist es sinnvoll, die Entwicklung mittels einer Software vorzunehmen, die Sie in allen Stufen zuverlässig unterstützt und den Entwicklungsprozess effizienter gestaltet - bei gleichzeitig höherer Qualität!

Weiterbildung ist uns  ein wichtiges Thema und so schulen wir unsere Kunden in innovativen Design- und Verifikationsprozessen sowie im Umgang mit unseren EDA- und ECAD-Lösungen. 

Durch intensive und kompetente Beratung, maßgeschneiderte Lösungen und Weiterbildungen sorgen wir für die Digitalisierung in der Produktentwicklung - für kürzere Entwicklungszeiten, verbesserte Qualität und erhöhte Zuverlässigkeit.

So unterstützen wir Sie bei Ihrer Digitalen Transformation.

Workshop-Termine: Jetzt anmelden!


Klicken Sie auf das Bild, um mehr über den jeweiligen Kurs zu erfahren:

Der Workshop richtet sich an FPGA- und Digital-ASIC Designer, die smarter und effizienter arbeiten und ihre Produkte mit höherer Qualität entwickeln möchten. Es wird gezeigt, wie die Entwicklung optimiert und beschleunigt wird und außerdem noch die Qualität des Designs verbessert werden kann.

Der Workshop richtet sich an FPGA- Designer, und gibt einen Überblick über die SystemVerilog Sprache und führt in die neuen Verifikationsmethoden "Assertion Based Verification", "Constrained-Random-Generation" und "Functions Coverage" ein.

Der Kurs richtet sich an Verifikationsingenieure ohne UVM Vorwissen, die in die Nutzung von UVM Testbenches einsteigen wollen.
Ziel des Kurses ist es, eine vollständige UVM Testbench unter Verwendung des Siemens EDA UVM Frameworks (UVMF) zu erstellen, die dann an wenigen Stellen noch mit anwendungsspezifischem Code ergänzt wird.

Dieser Workshop richtet sich an Entwickler, die High-Speed Schnittstellen zwischen Halbleiterkomponenten und komplexe Hochgeschwindigkeitsschaltungen auf Board-Ebene entwickeln wollen. Das Training ist für Entwickler geeignet, die nicht nur Schaltpläne entwerfen, sondern auch Layout und Systeme.

Durch den Workshop erhalten Sie eine allgemeine Einführung in die moderne Verifikationsmethode UVVM (Universal VHDL Verification Methodology).
Nach dem Kurs wissen Teilnehmer, wie sie eine FPGA Verifikationsplattform strukturieren, ihre Testbenches implementieren und Testsequenzer schreiben können.

Dieser Workshop ist für Entwickler, die High-Speed Speicherschnittstellen auf kundenspezifischen Boards implementieren wollen. Sie werden lernen, wie die Signalintegrität Simulation anzuwenden ist, um die High-Speed Speicherschnittstellen zu optimieren.

Der Workshop VHDL 2008 vermittelt einen Überblick über die Änderungen und Neuerungen in der Sprache, die in dem Standard IEEE 1076-2008 definiert wurden. Die Teilnehmer werden u.a. die Neuerungen und Verbesserungen der Sprache für RTL Design kennenlernen.

Für Buchung oder einem Angebot vorab kontaktieren Sie uns unter +49 (0)2151/95301-0. Durch Klick auf den Button können Sie uns auch per E-Mail kontaktieren.