- Sie befinden sich hier:
- Karriere
Unternehmen | Karriere
TRIAS mikroelektronik GmbH (Deutschland) und TRIAS microelectronics SRL (Rumänien) sind innovative und moderne Vertriebsunternehmen für EDA (Electronic Design Automation), Systementwicklung, Lifecycle Management und ASIC Lösungen.
Wir sind ein kompetentes Team in den Bereichen FPGA, IC und Leiterplatten Design, wie auch für den Entwurf von Verkabelungssystemen (Kabelbaum) und Bordnetzen, ergänzt durch spezifisches Wissen in ALM (Application Lifecycle Management), PLM (Product Lifecycle Management) und ASIC Technologien.
Neben Vertrieb und Marketing bietet TRIAS technischen Support, Beratung, Schulung und spezifische Dienstleistungen an, um ein Höchstmaß an Kundenzufriedenheit zu erreichen.
Unser dynamisches, internationales Team arbeitet harmonisch auch über Ländergrenzen hinweg, wobei sich die Zufriedenheit unseres Teams in der stetigen Steigerung unserer Erfolge widerspiegelt.
Aktuelle Stellenausschreibungen
Account Manager Vertrieb techn. Software (m/w)
- Organisation: TRIAS mikroelektronik GmbH
- Ort: Home Office (Raum Süddeutschland)
- Art der Anstellung: Vollzeit I Außendienst
- Vertriebsgebiet: DACH
- Hauptpartner: Siemens Industry Software
Ihr neuer Arbeitgeber
In den fast 30 Jahren seit der Gründung der TRIAS mikroelektronik GmbH haben wir uns in ein kompetentes Team in dem Bereich EDA (Electronic Design Automation) für FPGA, IC und Leiterplatten Design, wie auch für den Entwurf von Verkabelungssystemen (Kabelbaum) und Bordnetzen entwickelt. Mit unserer Kompetenz und Expertise in ALM (Application Lifecycle Management) und PLM (Product Lifecycle Management) digitalisieren wir die Industrie.
Neben Vertrieb, Marketing und technischen Support bieten wir auch Beratung, Schulung und spezifische Dienstleistungen an, um ein Höchstmaß an Kundenzufriedenheit zu erreichen.
Unser dynamisches, internationales Team arbeitet harmonisch über Ländergrenzen hinweg, wobei sich die Zufriedenheit unseres Teams in der stetigen Steigerung unserer Erfolge widerspiegelt.
Ihre neue Herausforderung
- Sie besitzen Umsatzverantwortung für Kunden im KMU-Umfeld der Hightech Elektronikindustrien in Deutschland, Österreich und Schweiz. Sie gewinnen neue Kunden für das gesamte Lösungsportfolio und bauen das Bestandskundengeschäft durch ihre Beratung und den Verkauf von neuen Lösungen aus.
- Sie arbeiten mit Kunden an einer ALM I PLM Strategie, um ihre Produktentwicklungs- und Produktionsprozesse bis hin zum Servicebereich zu verbessern. Sie „digitalisieren die Industrie“.
- Sie verbringen vor Ort Zeit mit Ihren Kunden, um die Ist Situation zu analysieren, Lösungen zu erarbeiten und unsere Dienstleistungen und Produkte erfolgreich zu vermarkten.
- Sie sind verantwortlich für die Etablierung und Pflege von langfristigen Kundenbeziehungen und gewohnt auch auf Geschäftsführungs- und Vorstandsebene zu kommunizieren.
- Sie sind verantwortlich für die Erstellung von Angeboten, die Verhandlungsführung und den Vertragsabschluss.
- Sie entwickeln in Zusammenarbeit mit unserer Geschäftsleitung, Accountpläne, um klare Ziele beim Kunden zu verfolgen und Transparenz beim Management zu schaffen.
Ihre Qualifikationen
- Sie verfügen über ein abgeschlossenes kaufmännisches oder technisches Studium (BWL, Wirtschaftswissenschaften, Wirtschaftsinformatik, Ingenieur der Bereiche Maschinenbau, Fertigungstechnik, Elektrotechnik, Informatik oder eine vergleichbare Ausbildung)
- Sie haben langjährige Erfahrung im Verkauf von technischen Software Lösungen.
- Sie verstehen die komplexen und typischerweise langwierigen Verkaufszyklen von strategischen Software Lösungen.
- Sie besitzen die Fähigkeit, Kundenstrategien schnell zu verstehen, unsere ALM & PLM Lösungsstrategien zu artikulieren und diese miteinander in Einklang zu bringen.
- Sie besitzen Kenntnisse und eine Affinität für Geschäftsmodelle, Anforderungen und Arbeitsweisen in Bezug auf Industrie 4.0 und Digitalisierung in verschiedenen Industrien.
- Sie verfügen idealerweise über Kenntnisse zu Application- und / oder Product Lifecycle Management.
- Sie denken und handeln unternehmerisch.
- Reisebereitschaft sowie sehr gute Deutsch- und Englischkenntnisse runden Ihr Profil ab.
Unser Angebot
- Wir bieten eine fundierte Einarbeitungs- und Schulungsphase, u.a. durch innovative Schulungen von unserem Partner Siemens Industry Software.
- Wir bieten eine zukunftssichere Beschäftigung im Bereich Digitalisierung und die Möglichkeit fachlich und persönlich zu wachsen.
- Wir bieten ein faires, leistungsgerechtes Vergütungsmodell in Kombination mit einem Firmenwagen (auch zur privaten Nutzung) sowie der Ausstattung mit modernen Kommunikationsmitteln.
- Wir bieten selbstständiges und zielorientiertes Arbeiten mit großem Handlungs- und Gestaltungsspielraum.
- Wir bieten eine familienfreundliche und wohnortnahe Tätigkeit durch flexible Zeiteinteilung und Home Office.
Wir konnten Ihr Interesse wecken? Dann freuen wir uns auf Ihre aussagekräftige Bewerbung:
TRIAS mikroelektronik GmbH
Personalabteilung
Moerser Landstraße 408
47802 Krefeld
Email: info@trias-mikro.de
Optimization of FPGA timing and performance with AI
Achieving timing closure for a given FPGA design can be a daunting task. The results depend on many parameters that affect synthesis and in particular place and route. Finding the right values of the right parameters is hard to achieve, and often requires a lot of experience. Considering the large number of possible parameters a trial and error approach is often not leading to successful results within a reasonable time.
Plunify have introduced a solution that helps automate the process of finding the optimum set of parameters, which also uses machine learning to learn from past synthesis and place and route runs, to determine a new set of parameters for the next run. Additionally, many synthesis runs with different parameter settings can be run in parallel to accelerate the process.
This presentation introduces Plunify’s InTime solution and shows, how this approach helps to find timing closure for FPGA designs, by providing a starting point for the tool and have it find the optimum settings for synthesis and P&R, much faster than it could be done manually.
Speaker: Hans-Jürgen Schwender
has a masters degree in electrical engineering. From 1991 until the end of 2001, he worked as an ASIC design engineer at Philips Kommunikationsindustrie and Lucent Technologies in Nuremberg and at Infineon Technologies in San Jose, CA, USA. He worked on the creation of specifications, the implementation in VHDL, verification on module and chip level as well as programming of ASIC Driver Software in C.
Mr. Schwender has been working at TRIAS Mikroelektronik since 2002 and, as the technical manager covers a large part of Mentor’s products – with a focus on HDL design, verification and cable harness design products.
Extreme visibility into the FPGA: the way to better design, verify, debug… and monitor
Over the past years , FPGA vendors have revolutionized the FPGA design flow and introduced new architectures while addressing the needs of traditional and new applications for FPGA. During the same time, the complexity of FPGAs have reached unprecedented levels, sometimes making the usual EDA and instrumentation tools less relevant or totally obsolete. In this presentation, we focus on visibility as a key feature for improving design, verification, debug and even monitoring of FPGA in the field.
Speaker: Frédéric Leens
is the CEO and founder of Exostiv Labs. Before starting Exostiv Labs in 2015, Frederic was the CEO of Byte Paradigm, a company he founded in 2005 to provide PC-based board-level instrumentation products tobusinesses. Prior to that he was project leader and system architect at Barco, the specialist in display and visualization technologies. He successfully managed cross-continents teams on electronic engineering projects that included silicon chip and software design.
Frédéric has got a 20 years‘ work experience in industries ranging from semiconductors, image processing and media broadcast to avionics and telecoms.
Random HW Fault Analysis
Functional Safety Standards like ISO 26262 or DO-254 focus on two areas of faults: Systematic faults and Random HW faults.
Systematic Fault analysis tries to make sure that the design operates correctly according to the specification. Such failures can occur due to an incomplete or misinterpretation of the specification, or a bad RTL design. These faults can be found with the traditional verification, i.e. VHDL, Verilog or SystemVerilog test environments, or formal verification.
Random HW Faults are hardware specific. In the real world, there are electromagnetic interferences, or electro-migrations. If such a failure occur, the hardware must either go into the safe state or it must continue the operation safely.
But how do you verify and analyze such Random HW Faults?
In this presentation we will introduce Mentor’s unique solution for Random HW Fault Analysis.
Speaker: Stefan Bauer
is Application Engineer at Mentor – A Siemens Business to support the European Distribution Channel in the digital design and verification area.
Before he joined Mentor in 2014, he worked as a Verification Engineer at Ericsson and ST-Ericsson in Nuremberg where he verified components of an ASIC by using SystemVerilog OVM/UVM environments, Assertions and Code Coverage.
During his job as a working student and during his master thesis at Siemens Healthcare in Erlangen, he gathered his first experiences in the FPGA area.
Portable Stimulus for SystemVerilog UVM, VHDL UVVM and C-based Verification Environments
The Portable Test and Stimulus Standard (PSS) defines a specification to create abstract, easily-reusable representations of stimulus and test scenarios. When using PSS, a single description of the verification intent is defined and the tool generates reusable scenario-level stimuli retarget-able across simulation, emulation, and other verification targets. Using PSS creates higher quality tests, controls repetition and redundancy, and results in 10X faster achievement of target coverage.
This new standard will be introduced and shown how PSS can be used to generate scenario-level tests for SystemVerilog UVM, VHDL UVVM, and even C-based verification environments from a single abstract model.
Speaker: Stefan Bauer
is Application Engineer at Mentor – A Siemens Business to support the European Distribution Channel in the digital design and verification area.
Before he joined Mentor in 2014, he worked as a Verification Engineer at Ericsson and ST-Ericsson in Nuremberg where he verified components of an ASIC by using SystemVerilog OVM/UVM environments, Assertions and Code Coverage.
During his job as a working student and during his master thesis at Siemens Healthcare in Erlangen, he gathered his first experiences in the FPGA area.
UVVM – rapidly growing in functionality – exploding in usage. Overview and new functionality
The usage of UVVM has really taken off and is currently used by far more than 10% of all FPGA designers world-wide (>20% of all VHDL users) – from less than 1% two years earlier, – and still growing fast. The UVVM methodology and architecture is recommended by Doulos, – and ESA (the European Space Agency) is supporting further extensions of the UVVM functionality.
This presentation will give an overview of UVVM and how this improves testbench overview, readability, maintainability, extensibility and reuse. Some of the newest ESA extensions will also be presented – like the Generic Scoreboard, Hierarchical VVCs (verification components), VVC Direct transaction transfer, Error injection, Watchdog and the Requirement vs Verification coverage.
Speaker: Espen Tallaksen
is the founder and Technical Director of BITVIS & CGI, a leading Embedded SW and FPGA consultancy in Norway. He has more than 30 years international experience of FPGA and ASIC development and verification, for example through work at Philips Semiconductors (NXP) in Zürich (Switzerland).
His main focus during the past 20 years has been methodology, efficiency and quality improvement for FPGA and ASIC projects, which resulted in the UVVM verification platform, which is now used worldwide. Espen is well known through his tutorials and talks, for example at FPGA Kongress in Germany.
Requirement Management for the development of safety crictical applications
With increasing complexity of electronic components in the safety critical domain a systematic approach of development planning and analysis of its progress during the life cycle of the application becomes more and more important. Application Life Cycle Management (ALM) is the buzzword that refers to the automation of processes in the application’s life cycle. As a central part of this ALM process, the product requirements need to be clearly traceable, from the creation through all development activities down to the results of verification, validation and test. This requirement tracking is the key for successful audits, to get the safety critical application certified for usage in the target product, which could be a medical, an automotive, an aerospace or railway application.
The presentation will provide an overview of the possibilities to manage requirements in Polarion®, including the possible integration into the FPGA design and verification process.
Speaker: Hans-Jürgen Schwender
has a masters degree in electrical engineering. From 1991 until the end of 2001, he worked as an ASIC design engineer at Philips Kommunikationsindustrie and Lucent Technologies in Nuremberg and at Infineon Technologies in San Jose, CA, USA. He worked on the creation of specifications, the implementation in VHDL, verification on module and chip level as well as programming of ASIC Driver Software in C.
Mr. Schwender has been working at TRIAS Mikroelektronik since 2002 and, as the technical manager covers a large part of Mentor’s products – with a focus on HDL design, verification and cable harness design products.
Getting your FPGA certified – according to functional safety standards
Functional safety is becoming ever more important and there are several standards in place which define how it is categorised and measured. If your customer requires compliance with one or more of these standards you will need to understand the various levels of functional safety and how they are measured. In this presentation we examine how functional safety is defined, how it is measured, and what steps you need to take to achieve certified compliance.
Speaker: Nigel Woolaway
received his bachelor’s degree in communications engineering from the University of Kent in 1981. He first became involved in EDA while at Standard Telephones and Cables in 1983, before moving to STMicroelectronics. He joined Mentor Graphics in 1992 as technical leader of the ASIC Vendor Program in Europe. In 1995 he took on a similar role in Synopsys where he managed the European Semiconductor Vendor Program until 2004. Since 2005 he is the Co-President of Leading Edge, specialising in the introduction of new tools and methodologies to the EDA marketplace
Optimization of FPGA timing and performance with AI
Das Erreichen von Timingvorgaben von FPGA Designs kann eine sehr komplexe Aufgabe sein. Die Ergebnisse hängen von sehr vielen Parametern ab, die die Synthese und insbesondere auch Place and Route Ergebnisse beeinflussen. Die Kunst ist, die richtigen Einstellungen aller Parameter zu finden, um das optimale Timingergebnis zu bekommen. Bei einer so großen Zahl von Parametern, die den Place and Route Vorgang steuern, ist ein händischer Ansatz nicht zielführend.
Plunify haben mit ihrer Lösung InTime ein Hilfsmittel geschaffen, dass die Timingresultate analysiert und basierend auf in der Vergangenheit erzielten Timingergebnissen neue Einstellungen wählt, um so das Timing weiter zu verbessern und auch die Ausführung von vielen Synthese- und P&R Läufen parallel ermöglicht, um so Zeit zu gewinnen.
Der Vortrag stellt die Lösung InTime von Plunify vor und zeigt, welche Möglichkeiten zur automatisierten Timingoptimierung für FPGA Designs bestehen.
Sprecher: Hans-Jürgen Schwender
ist Dipl.-Ing. Elektrotechnik und hat von 1991 bis Ende 2001 bei Philips Kommunikationsindustrie AG bzw. Lucent Technologies in Nürnberg und bei Infineon Technologies in San Jose, CA, USA, als ASIC Design Ingenieur gearbeitet. Er beschäftigte sich mit dem Erstellen von Spezifikationen, der Implementierung in VHDL, der Verifikation auf Modul- und
Chipebene als auch mit Programmierung von ASIC Driver Software in C.
Seit 2002 arbeitet er bei TRIAS Mikroelektronik GmbH in Krefeld als Technischer Leiter und deckt einen Großteil der Produkte von Mentor ab – mit Schwerpunkt HDL Design, Verifikation und Kabelbaumentwurfsprodukte.
Extreme visibility into the FPGA: the way to better design, verify, debug… and monitor
In den letzten Jahren haben FPGA Anbieter den FPGA DesignFlow revolutioniert und neue Architekturen eingeführt, während gleichzeitig die Anforderungen traditioneller und neuer FPGA Anwendungen berücksichtigt wurden. Gleichzeitig hat die Komplexität von FPGAs ein beispielloses Ausmaß erreicht, wodurch die üblichen EDA und Instrumentierungs Tools manchmal weniger relevant oder völlig überholt sind. In dieser Präsentation konzentrieren wir uns auf die Sichtbarkeit des FPGA als Schlüsselmerkmal für die Verbesserung von Design, Überprüfung, Debug und sogar der Überwachung von FPGAs im Einsatz.
Sprecher: Frédéric Leens
ist der CEO und Gründer von Exostiv Labs. Vor dem Start von Exostiv Labs in 2015 war Frederic CEO von Byte Paradigm, einer Firma, die er 2005 gründete, um Unternehmen Instrumentierungsprodukte auf PC-Basis Board-Level bereitzustellen. Zuvor war er Projektleiter und Systemarchitekt bei Barco, dem Spezialisten für Display- und Visualisierungstechnologien. Er leitete erfolgreich Kontinent übergreifende Teams für Projekte im Bereich Elektronik, die Siliziumchip- und Software-Design umfassten.
Frédéric verfügt über eine 20-jährige Berufserfahrung in Branchen, die von Halbleitern über Bildverarbeitung und Medienübertragung bis hin zu Luftfahrt und Telekommunikation reichen.
Random HW Fault Analysis
Standards für funktionale Sicherheit (z.B. ISO 26262 oder DO-254) fokussieren sich auf zwei Bereiche von möglichen Fehlern: Systematische Fehler und zufällig auftretende Hardware Fehler.
Die systematische Fehleranalyse stellt sicher, dass das Design einwandfrei nach den Vorgaben der Spezifikation funktioniert. Systematische Fehler können z.B. durch unvollständige oder falsch interpretierte Spezifikation oder durch fehlerhaften Designcode auftreten und sie können durch den traditionellen Design- und Verifikationsansatzes gefunden und behoben werden.
Zufällig auftretende Fehler sind hardwarespezifisch. Jedes elektronische Gerät ist Störeinflüssen von außen, wie z.B. elektromagnetische Störungen, ausgesetzt. Falls aufgrund von solchen Störeinflüssen ein Fehler auftritt, dann muss die Hardware entweder in einen vordefinierten Sicherheitszustand schalten oder weiterhin sicher arbeiten.
Aber wie kann man solche zufällig auftretenden Hardware Fehler verifizieren?
In diesem Vortrag wird Mentors einzigartige Lösung für die Analyse von zufällig auftretenden Hardware Fehlern vorgestellt.
Sprecher: Stefan Bauer
ist Applikationsingenieur bei Mentor – A Siemens Business und unterstützt den europäischen Distributionskanal im digitalen Design- und Verifikations-Bereich.
Bevor er 2014 zu Mentor nach München kam, verifizierte er als Verifikationsingenieur bei Ericsson und ST-Ericsson in Nürnberg Komponenten eines ASICs. Hierbei wurden neben der Verifikationssprache SystemVerilog und der Methodik OVM/UVM auch Assertions und Code Coverage eingesetzt.
Seine ersten Erfahrungen im FPGA Bereich sammelte er bei seinem Werkstudentenjob und bei seiner Diplomarbeit bei Siemens Healthcare in Erlangen.
Portable Stimulus for SystemVerilog UVM, VHDL UVVM and C-based Verification Environments
Der Portable Test and Stimulus Standard (PSS) definiert eine Spezifikation, um abstrakte und einfach wiederverwendbare Darstellungen von Stimulus- und Testszenarien zu erstellen. Bei der Verwendung von PSS wird eine einzige Beschreibung der Verifikationsabsicht definiert und das Tool generiert wiederverwendbare Stimuli auf Szenarioebene, die in Simulation, Emulation und anderen Verifikationsbereichen verwendet werden können. Durch die Verwendung von PSS werden Tests mit höherer Qualität erstellt, Wiederholungen und Redundanzen kontrolliert und die Testabdeckung um das Zehnfache schneller erreicht.
Dieser neue Standard wird vorgestellt und es wird gezeigt, wie PSS ausgehend von einem einzelnen abstrakten Modell bei Tests auf Systemebene für SystemVerilog / UVM-, VHDL- und sogar C-basierte Verifikationsumgebungen eingesetzt werden kann.
Sprecher: Stefan Bauer
ist Applikationsingenieur bei Mentor – A Siemens Business und unterstützt den europäischen Distributionskanal im digitalen Design- und Verifikations-Bereich.
Bevor er 2014 zu Mentor nach München kam, verifizierte er als Verifikationsingenieur bei Ericsson und ST-Ericsson in Nürnberg Komponenten eines ASICs. Hierbei wurden neben der Verifikationssprache SystemVerilog und der Methodik OVM/UVM auch Assertions und Code Coverage eingesetzt.
Seine ersten Erfahrungen im FPGA Bereich sammelte er bei seinem Werkstudentenjob und bei seiner Diplomarbeit bei Siemens Healthcare in Erlangen.
UVVM – rapidly growing in functionality – exploding in usage. Overview and new functionality
Die Nutzung von UVVM hat wirklich zugenommen und wird derzeit von weit mehr als 10% aller FPGA Designer weltweit genutzt (> 20% aller VHDL-Benutzer) – von weniger als 1% vor zwei Jahren – und die Tendenz ist steigend. Die UVVM Methodik und Architektur wird von Doulos empfohlen, und von der die ESA (European Space Agency) werden weitere Erweiterungen der UVVM Funktionalität unterstützt.
Diese Präsentation gibt einen Überblick über UVVM und wie es die Übersicht, Lesbarkeit, Instandhaltbarkeit, Erweiterbarkeit und Wiederverwendung einer Testbench verbessert. Einige der neuesten ESA-Erweiterungen werden ebenfalls vorgestellt – wie das Generic Scoreboard, Hierarchical VVCs (Verifizierungskomponenten), VVC Direct transaction transfer, Error injection, Watchdog sowie Abdeckung von Requirement vs Verification.
Sprecher: Espen Tallaksen
ist Technischer Leiter und Gründer von BITVIS & CGI, dem führenden Designcenter für embedded Software und FPGA in Norwegen. Er graduierte an der Universität von Glasgow (Schottland) und hat mittlerweile 30 Jahre Erfahrung in FPGA- und ASIC Entwicklung / Verifikation u.a. bei Philips Semiconductors in der Schweiz.
Während der letzten 20 Jahre er sich sehr stark mit Methodiken, Effizienz- und Qualitätsverbesserungen für FPGA- und ASIC Projekte beschäftigt. Das Ergebnis, die UVVM Verifikationsplattform, wird mittlerweile weltweit eingesetzt.
Er hält viele Vorträge und Tutorials über unterschiedliche technische Aspekte der FPGA Entwicklung und -Verifikation, unter anderem auf dem FPGA Kongress in Deutschland.
Requirement Management for the development of safety crictical applications
Steigende Komplexitäten von elektronischen Geräten, deren Anwendung in sicherheitskritischen Bereichen stattfindet, erfordern eine systematische Planung des Entwicklungszyklus und die Analyse zu jeder Zeit innerhalb des Lebenszyklus einer Anwendung. Application Lifcecycle Management (ALM) ist das Stichwort, mit dem man die Automatisierung von Abläufen im Lebenszyklus der Anwendungen beschreibt. Teil dieses ALM Prozesses ist die Möglichkeit, die Produkt-Requirements innerhalb des Entstehungs- und Entwicklungsprozesses durchgängig nachvollziehbar zu machen. Dieses Requirement Tracking ermöglicht es, ein Requirement durch alle Ebenen der Dokumentation bis zur Implementierung und der Verifikation einer Produktkomponente nachzuverfolgen, so dass die Zertifizierung des Produktes für eine Anwendung in Bereichen wie Medizintechnik, Automobil, Luftfahrt, Bahntechnik usw. stark vereinfacht wird.
Die Präsentation gibt einen Überblick über die Möglichkeiten des Requirement Managements in Polarion® und die Möglichkeiten der Anbindung an den FPGA Entwicklungsprozess und der Verifikation.
Sprecher: Hans-Jürgen Schwender
ist Dipl.-Ing. Elektrotechnik und hat von 1991 bis Ende 2001 bei Philips Kommunikationsindustrie AG bzw. Lucent Technologies in Nürnberg und bei Infineon Technologies in San Jose, CA, USA, als ASIC Design Ingenieur gearbeitet. Er beschäftigte sich mit dem Erstellen von Spezifikationen, der Implementierung in VHDL, der Verifikation auf Modul- und Chipebene als auch mit Programmierung von ASIC Driver Software in C.
Seit 2002 arbeitet er bei TRIAS Mikroelektronik GmbH in Krefeld als Technischer Leiter und deckt einen Großteil der Produkte von Mentor ab – mit Schwerpunkt HDL Design, Verifikation und Kabelbaumentwurfsprodukte.
Getting your FPGA certified – according to functional safety standards
Funktionale Sicherheit wird immer wichtiger. Es gibt verschiedene Standards, die definieren, wie diese Sicherheit kategorisiert und gemessen wird. Wenn Ihre Kunden die Erfüllung einer oder mehrerer Normen fordern, müssen Sie die verschiedenen Ebenen der funktionalen Sicherheit kennen und wissen.
In diesem Vortrag untersuchen wir, wie funktionale Sicherheit definiert und gemessen wird und was Sie unternehmen müssen, um Ihr Zertifikat zu erhalten.
Sprecher: Nigel Woolaway
erwarb 1981 seinen Bachelor der Nachrichtentechnik an der University of Kent. Die erste Mitwirkung an EDA hatte er bei Standard Telephones and Cables im Jahr 1983, bevor er zu STMicroelectronics wechselte. Er kam 1992 als technischer Leiter des ASIC Vendor Program in Europa zu Mentor Graphics. 1995 übernahm er eine ähnliche Rolle bei Synopsys, wo er bis 2004 das European Semiconductor Vendor Program leitete. Seit 2005 ist er Vizepräsident von Leading Edge und ist spezialisiert auf die Einführung neuer Tools und Methoden auf dem EDA-Markt.